Differentiable Logic Gate Networks for Low-Latency EEG Classification on Edge Devices

Real-time EEG classification on edge devices is bottlenecked by the floating-point arithmetic of conventional neural networks. We investigated Differentiable Logic Gate Networks (Diff-Logic) as a hardware-native alternative that compiles models into pure Boolean circuits executable via bitwise CPU operations. Through rigorous iso-parameter experiments across four EEG datasets spanning two classification tasks, binary dementia detection and 3-class emotion recognition, we compared Diff-Logic against matched-capacity Multi-Layer Perceptron (MLP) and Binarized Neural Network (BNN) baselines at four complexity tiers (50k-500k parameters). On dementia screening, Diff-Logic achieved 80.2% Macro F1, outperforming the MLP baseline by 6.8%. On emotion recognition, the MLP retained a moderate performance advantage but incurred a 2.3times higher latency and 14times larger model size when deployed on a power-constrained (7W) Nvidia Jetson Orin Nano CPU (Single-core). Critically, Diff-Logic inference time remained nearly constant across a 10times increase in model scale, achieving a peak speedup of 2.9times over MLPs at the largest complexity tier. Our results establish logic-based neural architectures as a practical paradigm for resource-constrained brain-computer interfaces, achieving competitive or superior performance while natively satisfying the latency and memory constraints of portable edge deployment. Code is available on GitHub: https://github.com/Shyamal-Dharia/eeg-difflogic

한 줄 요약

Diff-Logic은 부동소수점 연산 대신 비트 연산을 기반으로 한 EEG 분류 성능과 지연 시간을 동시에 개선하는 신경망 구조를 제안한다.

핵심 기여도

Diff-Logic이 50k–500k 파라미터 범위에서 4개의 EEG 데이터셋에서 MLP 대비 6.8%–9.4% Macro F1 개선.
Jetson Orin Nano CPU에서 MLP 대비 2.91× 빠른 추론 속도, 14× 작은 모델 크기 달성.
모델 복잡도가 10배 증가하더라도 지연 시간이 거의 변하지 않는 성능 확보.
BNN, MLP와 동일 파라미터 수 기준으로 비교 실험을 수행하여 성능-효율성 트레이드오프 분석.

핵심 아이디어

기존의 부동소수점 연산 기반 신경망은 에지 기기에서 실시간 EEG 분류에 어려움을 겪는다. 이에 반해 Diff-Logic은 AND, OR, NOT 같은 논리 게이트를 미분 가능한 형태로 학습하여, 추론 시에는 순수한 비트 연산으로 실행할 수 있도록 설계되었다. 예를 들어, AND 게이트는 이진 입력의 곱으로 근사화되며, 이는 경사 하강법을 통해 학습된다. 학습 후에는 부동소수점 가중치가 아닌, 희소한 Boolean 게이트 구조로 변환되어 ALU에서 실행된다. 이는 부동소수점 연산의 에너지 소모를 우회하고, 추론 속도와 메모리 효율성을 동시에 향상시킨다.

기술적 접근법

**모델 구조**: Diff-Logic은 부동소수점 연산 대신 AND, OR, NOT 게이트를 사용하며, 학습 단계에서는 이진 입력의 곱으로 AND 게이트를 근사화.
**하드웨어 최적화**: 추론 시에는 순수한 Boolean 회로로 컴파일되어 ALU에서 실행.
**실험 설정**: 4개의 EEG 데이터셋 (dementia detection, emotion recognition 포함), 50k–500k 파라미터 범위에서 MLP, BNN와 비교.
**하드웨어**: 7W 제한, Nvidia Jetson Orin Nano CPU (Single-core)에서 실험 수행.

주요 결과

**Dementia detection**: Diff-Logic은 80.2% Macro F1을 달성, MLP 대비 6.8% 개선.
**Emotion recognition**: MLP는 성능 우위를 유지했으나, Diff-Logic은 2.3× 빠른 추론 속도, 14× 작은 모델 크기.
**모델 확장성**: 모델 복잡도가 10배 증가해도 지연 시간은 거의 변하지 않음.
**가속 비율**: 가장 큰 복잡도 수준에서 MLP 대비 2.91× 빠른 추론 속도.

의의 및 한계

Diff-Logic은 부동소수점 연산을 우회하여 ALU에서 실행 가능한 Boolean 회로로 변환함으로써, 에지 기기에서 실시간 EEG 분류의 성능-효율성 트레이드오프를 개선한다. 특히, 모델 확장 시 지연 시간이 거의 변하지 않는 특성은 기존 MAC 기반 모델과 차별화된다. 그러나, 현재 연구는 4개의 EEG 데이터셋에만 적용되었으며, 더 다양한 신경 신호나 복잡한 분류 작업에서의 성능은 추가 연구가 필요하다. 또한, 학습 단계에서 부동소수점 연산을 사용하므로, 전체 훈련-추론 파이프라인의 에너지 효율성은 아직 명시되지 않았다.

실용적 활용

Diff-Logic은 의료용 브레인-컴퓨터 인터페이스(BCI), 실시간 정서 감지, 인지 장애 진단 등 에지 기기에서 실행 가능한 저지연 신경 신호 분류에 적용 가능하다. 특히, Jetson Orin Nano와 같은 저전력 CPU에서 빠른 추론을 요구하는 의료 IoT 애플리케이션에 적합하다.