Trace2Skill: Verifier-Guided Skill Evolution for Long-Context EDA Agents

Complex Verilog Design Problems (CVDP) challenge hardware LLM agents because solving them requires localizing verifier-relevant RTL, testbenches, include paths, and build dependencies inside large repository snapshots, making precise edits, and recovering from sparse hidden-verifier failures. We present Trace2Skill, a test-time scaling framework that improves a hardware agent without RTL-specialized model fine-tuning. Rather than training a new model or only sampling more candidate solutions, Trace2Skill treats the agent's natural-language skill as an evolvable policy. It mines repeated rollout traces for success and failure modes, converts them into dense diagnostics and oracle lessons, and uses an oracle, mutator, and selector loop to produce task-specific skills that guide later search, editing, validation, and recovery. Because final pass/fail labels are often too coarse for hard failures, Trace2Skill also supports bounded runtime dense verifier feedback that returns sanitized functional observations while keeping hidden harnesses and reference solutions inaccessible to the agent. This feedback helps guide skill evolution and agent execution by connecting skill text, verifier evidence, and downstream behavior. Across hard CVDP tasks that defeat the seed CVDP agent, including tasks that also defeat frontier coding agents, Trace2Skill with dense verifier feedback substantially improves task pass rates and produces breakthrough passes on previously unsolved tasks, without requiring high-quality fine-tuning data, specialized RTL model training, or model weight updates. The same framework provides a general test-time scaling strategy that can extend beyond digital design to other verifiable EDA tasks.

한 줄 요약

**[EDA 에이전트 / Skill Evolution]** Trace2Skill이 복잡 Verilog 설계 문제(CVDP)에서 RTL 특화 fine-tuning 없이 rollout trace 채굴·oracle/mutator/selector 루프로 skill을 진화시키고, dense verifier feedback과 결합해 frontier 코딩 에이전트도 못 푼 task에 breakthrough pass 달성.

핵심 기여도

복잡 Verilog 설계 문제(CVDP)가 대형 repo snapshot에서 verifier 관련 RTL·testbench·include path·build dependency 위치 파악, 정밀 편집, sparse hidden-verifier 실패로부터의 회복을 요구하기 때문에 하드웨어 LLM 에이전트에게 도전적임을 진단.
RTL 특화 모델 fine-tuning 없이 하드웨어 에이전트를 개선하는 test-time scaling 프레임워크 Trace2Skill 제안.
신규 모델 학습이나 후보 솔루션 sampling 확대 대신 에이전트의 자연어 skill을 evolvable policy로 다룸 — 반복 rollout trace에서 성공·실패 모드를 채굴해 dense 진단·oracle lesson으로 변환, oracle/mutator/selector 루프로 task-specific skill 생성.
최종 pass/fail label이 hard failure에는 너무 거친 점을 보완해 bounded runtime dense verifier feedback 지원 — sanitized functional observation은 반환하되 hidden harness·reference solution은 에이전트가 접근 불가.

핵심 아이디어

하드웨어 에이전트의 성능 향상은 모델 가중치 갱신 대신 자연어 skill을 evolvable policy로 진화시키는 것으로 달성 가능하며, rollout trace의 성공/실패 패턴 채굴과 dense verifier feedback의 결합이 sparse signal 문제를 우회한다.

기술적 접근법

**방법론**: Trace2Skill — test-time scaling + skill evolution.
**핵심 기법**: (1) Rollout trace에서 success·failure mode 채굴, (2) Dense diagnostics·oracle lesson으로 변환, (3) Oracle·mutator·selector 루프로 task-specific skill 생성, (4) Bounded runtime dense verifier feedback이 hidden harness 보호하며 sanitized observation 제공, (5) Skill text·verifier evidence·downstream behavior를 연결.

주요 결과

Seed CVDP 에이전트를 defeat하는 hard CVDP task에서 substantial pass rate 향상.
Frontier 코딩 에이전트도 못 푼 task에서 breakthrough pass 달성.
고품질 fine-tuning data·RTL 특화 학습·가중치 갱신 없이도 작동.
Verifiable EDA task로 확장 가능한 general test-time scaling 전략 제공.

의의 및 한계

**의의**: 하드웨어 에이전트 개선을 모델 학습 부담 없이 가능하게 함, skill을 명시적 evolvable artifact로 다루는 패러다임, dense verifier feedback의 보안·실용 균형. **한계**: CVDP·verifiable EDA에 한정, runtime verifier feedback 인프라 비용, skill 진화 루프의 수렴 보장 부재.

실용적 활용

하드웨어 설계 자동화 LLM 에이전트.
Verifiable task의 test-time scaling 일반 패턴.
Skill artifact 기반 에이전트 정책 진화 도구.